ハイブリッド Memristor AI チップは拡張可能

科学者たちは、原子のように薄いデバイスと従来のマイクロチップを組み合わせることで、標準的な電子機器よりもはるかにエネルギー効率の高い方法でニューラルネットワーク人工知能システムの実装に役立つ、脳を模倣したハイブリッド電子機器を開発したことが、新しい研究で判明した。

エレクトロニクスがますます小型化するにつれ、科学者たちは次世代エレクトロニクス用に原子レベルで薄い 2D 材料を研究しています。たとえば、グラフェンは単層の炭素原子で構成され、二硫化モリブデンは 2 つの硫黄原子層の間に挟まれたモリブデン原子のシートで構成されています。

「二次元材料は最先端の電気的性能を備えているだけでなく、優れた熱的、機械的、光学的、化学的特性も備えているため、現在は存在しない新しい用途が生まれる可能性があります」と研究の主任著者であるマリオ氏は述べています。ランザ氏は、サウジアラビアのトゥワルにあるキング・アブドラ科学技術大学の材料科学および工学の准教授である。

「ほとんどの人の専門知識は半導体です。私たちは絶縁体の専門家です。」—マリオ・ランザ、キング・アブドラ科学技術大学

複数の研究チームが 2D マテリアルに基づいたプロトタイプデバイスを開発しました。しかし、データを計算したり保存したりする能力を示したものはありません。さらに、それらの製造は、標準的な業界技術と互換性のない合成および処理方法にほとんど依存していました。さらに、単層 2D 材料を成長させる表面からアプリケーションにより有用な基板に転写するときに欠陥が発生する可能性があるため、単層 2D 材料の操作は困難です。これらの欠陥により、デバイスの一貫性と歩留まりが低下します。

現在、科学者たちは、半導体産業と互換性のあるプロセスをすべて使用して、2D 材料で製造された初の高密度集積マイクロチップであると言われているものを作成しました。「私たちは優れた特性を達成しただけでなく、高い収率と低い変動性も達成しました」とランザ氏は言います。

新しい研究では、研究者らは六方晶系窒化ホウ素を使って実験を行った。この原子のように薄いセラミックは、2D エレクトロニクスの絶縁材料としてよく使用されます。「ほとんどの人の専門知識は半導体です」とランザ氏は言う。「私たちはがいしの専門家です。」

科学者たちは、2D マテリアルに基づいた以前のデバイスが直面した多くの課題を克服したいと考えていました。たとえば、Lanza と彼の同僚は、2D 材料からトランジスタを製造しようとするのではなく、メモリスタを作成することを目指しました。メモリスタ、またはメモリ抵抗器は、本質的には、電源がオフになった後にどの電気状態に切り替わったかを記憶できるスイッチです。

このハイブリッド 2D/CMOS マイクロチップは、メムリスティブアプリケーションに有望です。Mario Lanza

「ほとんどのグループがトランジスタに焦点を当てているのは、おそらくトランジスタがエレクトロニクスの主力コンポーネントだからです」とランザ氏は言う。「代わりに、私たちはメモリスタに焦点を当てました。メモリスタは現在、市場規模ははるかに小さいですが、データストレージ、計算、暗号化、通信において多大な可能性を秘めています。」

世界中の科学者は、メモリスタや同様のコンポーネントを使用して、ニューロンと同様にデータの計算と保存の両方ができる電子機器を構築したいと考えています。これらのメモリスティブデバイスは、従来のマイクロチップがプロセッサとメモリ間でデータを行き来するときに失われるエネルギーと時間を大幅に削減できる可能性があります。このような脳にヒントを得たニューロモーフィックハードウェアは、ニューラルネットワークの実装にも理想的であることが判明する可能性があります。これらの AI システムは、自動運転車のサポートや医療スキャンの分析などのアプリケーションでの使用が増えています。

メムリスタは「欠陥に強いシンプルなデバイス」だとランザ氏は言う。対照的に、トランジスタには「完全な結晶材料が必要です」と彼は説明します。 Lanza 氏は、メモリスタには、接触抵抗、つまり他のコンポーネントとの接触点における電気抵抗など、トランジスタに見られる他の問題も発生しないと指摘しています。

さらに、これまでの研究のほとんどが 1 層または 2 層の厚さの 2D 材料に依存していたのに対し、Lanza 氏と彼の同僚は、およそ 18 層からなり、合計で約 6 ナノメートルの厚さの 2D 材料のシートを使用しました。「この厚い素材はそう簡単には割れません」とランザ氏は言う。

さらに、研究者らは、従来のシリカシリコンウェーハなどのブランク基板上に 2D デバイスを構築するのではなく、標準的な CMOS マイクロチップ上に 2D デバイスを製造しました。マイクロチップはメモリスタの電流とスイッチングの制御に役立ち、これが 2D デバイスの成功につながりました。

計算用のトランジスタを製造する研究者は通常、いわゆるフロントエンド・オブ・ラインのステップを使用します。対照的に、Lanza と彼の同僚は、ウエハー上のデバイスをリンクするバックエンド・オブ・ラインの相互接続上にメモリスタを構築しました。メモリスタは通常、この方法でマイクロチップに統合されますが、「他の材料ではなく 2D 材料を使用した点が異なります」と Lanza 氏は言います。

研究者らは、六方晶系窒化ホウ素の多層シートを、200ミリメートルのシリコンウェーハ上の180ナノメートルノードのCMOSトランジスタを含む4平方センチメートルのシリコンマイクロチップの後端相互接続上に転写した。次に彼らは、六方晶系窒化ホウ素をエッチングし、その上に電極をパターニングして堆積することにより、この組み合わせから回路を製造しました。これらの回路はそれぞれ 5 行 5 列のセルのクロスバーアレイで構成されており、それぞれが 1 つのトランジスタと 1 つのメモリスタで構成されています。

2D材料を使用して作られたほとんどのデバイスのサイズは1平方マイクロメートルを超えますが、新しい研究のメモリスタはわずか0.053マイクロメートル2であると研究者らは指摘しています。これらのメモリスタは、「より高度なマイクロチップが利用可能であれば、非常に簡単にはるかに小型化できるだろう」とランザ氏は言う。

CMOS トランジスタは、2D メモリスタに流れる電流の制御に役立ちました。これにより、メモリスタのスイッチングサイクル約 500 万回の耐久性が達成され、これは既存の抵抗 RAM および相変化メモリとほぼ同等でした。 CMOS トランジスタがなければ、メモリスタは約 100 サイクルしか耐えられませんでした。

研究者らは、デバイスでインメモリコンピューティング操作を実行し、「or」および「imply」論理ゲートを構築できることを示しました。彼らは、デバイス間の相互接続を変更することで、より高度な操作を実行できると指摘しています。

さらに、科学者らは、ハイブリッドマイクロチップの電気伝導率は、電気パルスを印加することによってさまざまなレベルに動的に調整できる可能性があり、これはスパイクタイミング依存の可塑性と呼ばれる特性であると指摘しています。この特徴は、このデバイスが従来のニューラルネットワークよりも人間の脳をより厳密に模倣するスパイキングニューラルネットワークの実装に役立つ可能性があることを示唆しています。

スパイクニューラルネットワークの「スパイク」の主要コンポーネントは、一定時間にわたって一定量の入力信号を受信した後にのみ、出力信号を生成します。スパイクニューラルネットワークはスパイクをほとんど発生しないため、一般的な人工ニューラルネットワークよりもはるかに少ないデータをシャッフルし、原理的に必要な電力と通信帯域幅がはるかに少なくなります。従来の電子機器はスパイキングニューラルネットワークの実行には適していないため、市場ではスパイキングニューラルネットワークを実行するための新しいニューロモーフィックハードウェアを開発する必要があると科学者らは指摘している。

原理の証明として、研究者らはデバイスを使用して、784 個の入力ニューロン、400 個のニューロンからなる興奮層、および 400 個のニューロンからなる抑制層を備えたスパイクニューラルネットワークを作成しました。標準タスク (修正国立標準技術研究所 (MNIST) の手書き数字データベースから画像を分類する) でテストした場合、この単純なデバイスは、それでも約 90% の精度を達成しました。

科学者らは、彼らのデバイスのスイッチングには約 1.4 ～ 5 ボルトが必要であることに注目しています。これは、20 V 以上を必要とする可能性がある 2D 材料分野の他のプロトタイプに比べて低いです。それでも、この電圧は実験で使用されている電圧よりも高いことに注目しています。 180nm CMOSノード。しかし、はるかに高い電圧で動作する市販のマイクロチップが多数あるため、彼らはこの電圧がこの技術の開発を妨げるものではない可能性があることを示唆しています。たとえば、最先端の 3D-NAND フラッシュメモリは約 20 V でプログラムされており、車載アプリケーション用のすべてのバイポーラ CMOS マイクロチップは最大 40 V を必要とします。

以前、IBMの研究者は、マイクロチップ上に2D素材を配置する利点を実験しました。 2011年に彼らは1つのグラフェン・トランジスタと2つのインダクタを含む回路を作製し、2014年には3つのグラフェン・トランジスタ、4つのインダクタ、3つのコンデンサ、2つの抵抗を含むより大きな回路を開発した、とランザ氏は言う。しかし、IBM は明らかにこのアプローチを放棄したようです。「おそらく単層 2D 材料を転写するのが難しいため」と彼は言います。対照的に、Lanza と彼の同僚は、より耐久性のある 18 層の厚さの素材を使用しました。同氏は、「現在、他の多くの科学者が非機能的なSiO2基板ではなく、機能的なマイクロチップ上にプロトタイプを作成することになり、さらに多くの発見がもたらされるだろう」と予想している。

Lanza 氏はまた、2D 材料は通常、マイクロチップエンジニアではなく、材料科学者の領域であるとも指摘しています。「私たちが行った実験を行うには、特定のソフトウェアを使用してマイクロチップを設計し、その後マルチプロジェクトのウェーハをテープアウトするか、私たちの場合のようにウェーハ全体を作成する必要があります」と彼は言います。「私たちの場合のように、180nm ノードの CMOS テクノロジーを使用する場合、1 つ目は 25,000 米ドル、2 つ目は 100,000 米ドルかかります。多くの研究グループは、これを設計できないだけでなく、これを買う余裕さえありません。この場合、清華大学の同僚がウェーハを提供し、私が材料を統合しました。」

Lanza 氏は、彼らの研究がすでに大手半導体企業の関心を集めていると指摘しています。科学者らは現在、4 cm2 のシリコンマイクロチップを超えて「300 mm のウェーハ全体を製造する」ことを目指しているとランザ氏は言う。

科学者らはその研究結果を3月27日付けでネイチャー誌に詳細に発表した。

2023 年 4 月 6 日更新

ブログ