複数の自動車テスト要件による ESD 設計者の悩み、パート I

社会の「スマート電化」への傾向により、システムレベルでの ESD 耐性の必要性が高まっています。 IEC 61000‑4‑2 [1] は、システムレベルで静電放電イミュニティテストを実行する方法を定義しています。約 15 年前までは、このような事象から保護するには、「外部」と接続するコネクタの近くにボード/システムレベルでアドホック ESD 保護 (TVS – 過渡電圧抑制装置) を実装する必要がありました。

しかし、主にシステム/ボード設計コストを削減したいという要望から、コンポーネントレベル (つまりオンチップ) でシステムレベルの堅牢性を実装するという新しいトレンドが急速に標準的な手法になりつつあります。

これは机上では論理的なステップのように聞こえるかもしれませんが、コンポーネントの ESD 設計者にとっては、次の点で非常に大きな課題となります。

自動車の世界では、状況はさらに困難です。システムレベルでの ESD 耐性 (IEC 61000-4-2 を基にした ISO 10605 [2]) に加えて、両方の電気的妨害に対する耐性に対処するその他の要件が多数あります (ISO 7637 [3、4、5])。そして満たさなければならないRF障害(IEC 62132 [6])。

この記事は 2 つの部分に分かれています。この最初の部分では ISO 10605 仕様に起因する ESD 設計の課題に対処し、2 番目の部分では ESD 設計と EMC 耐性要件の間のトレードオフを検討します。

面積競争力のあるオンチップ IEC ESD ソリューション (レベル 4 仕様で 30A を超えるターゲット) の需要に応えるには、SCR ベースの保護スキームの実装が必須です。このソリューションは保持電圧が低いため、消費電力の点で非常に有利です。ただし、これにはトリガ電圧と保持電圧の間で大きな変動が生じる可能性があり、これにより電流伝導が不均一になり、解決策が無効になる可能性があります。これは、ESD 設計の観点から、IEC 61000-4-2 と ISO 10605 の間の具体的な違いに影響を及ぼします。

ISO 10605 では 4 つの異なる RC の組み合わせ (R=330Ω、R=1.5KΩ、C=150pF、および 330pF) が規定されており、パルス減衰時間は 60ns ～ 600ns になります。ボード/システムレベルで必要な実際の RC の組み合わせは、コンポーネントの設計時には不明な場合があります。単純な結果として、ESD 設計者は、パルス幅、エネルギー量、立ち上がり時間が完全に異なる 4 つの応力波形すべてで ESD ソリューションを検証する必要があります。

[7] では、IEC レベル 4 要件を満たす HV SCR (R = 330Ω、C = 150pF の ISO に相当) は、より大きな静電容量と抵抗を使用した他のすべての ISO ストレス順列に無残にも失敗したと報告されました。根本原因は、100ns を超えるパルスでの静的フィラメント形成によって引き起こされる HV SCR の電力スケーラビリティの欠如にあることが特定されました。 TLP ストレス持続時間と ISO レベルの間の一次相関も確立されました (図 1 [7] を参照)。

図 1: ロングパルス TLP は、ISO テストのさまざまな組み合わせの影響を模倣できます [7]

パフォーマンス目標を達成するには、新しいアーキテクチャを考案する必要がありましたが、製品開発の取り組みは明らかに遅れました。同様の問題 (つまり、R=1.5K Ω での TLP と ISO テスト間の相関の欠如) も [8] で報告されています。

ISO 10605 の 4 つの応力波形はかなり明確に定義されていますが、同じ波形がコンポーネントレベルで実際に適用されるという保証はありません。これは、システムレベルの ESD 堅牢性をコンポーネントレベルで実装するという概念の背後にある主要な概念的問題です。つまり、コンポーネントの外部接続ピンで見られる実際の波形は、ボード/システム固有の実装 (接続トレース) の関数です。および/またはディスクリートコンポーネント)。特に、誘導負荷 (つまり、長い基板配線、コモンモードチョークの存在、または長いケーブルを介した放電) は、持続時間 (大幅に長くなる可能性がある) と形状 (代わりに振動) の両方において、予想される ISO 10605 波形からの大幅な逸脱を引き起こします。指数関数的に減衰します)。

残念ながら、システムレベルの堅牢性のために使用される ESD クランプコンポーネントの動作は、応力波形に強く依存します。結論としては、システム/ボード実装の詳細をすべて把握せずに、コンポーネントレベルで ESD システムレベルの堅牢性を保証することは事実上不可能であるということです。この事実の結果、コンポーネントのデータシートでシステムレベルの ESD 堅牢性を指定することは役に立たず、誤解を招く可能性があります。

システム実装によって影響を受ける典型的なパラメータは、コンポーネントレベルで見られる立ち上がり時間です。 [9] では、CAN ピンに大きな誘導負荷がかかると、ISO 10650 ストレスの立ち上がり時間が 50ns 以上に増加する可能性があると報告されています。これらの遅い値は ESD セルのトリガーメカニズムに影響を及ぼし、不均一なトリガーを引き起こし、仕様を満たせなくなりました。ここでも、ESD セルの立ち上がり時間への依存を最小限に抑えるために、内部バックバラストを備えた新しいレイアウトが考案されました。

コモンモードチョーク (CMC) は、差動通信バス (LIN、CAN など) での EMC 放射要件を満たす必要があり、通常のインダクタンスは 100 µH です。 CMC は ESD 放電経路に直接配置され、原理的には ESD エネルギーの有益な高周波減衰が期待されます。残念ながら、CMC は (フェライトの飽和による) 強い飽和挙動を示し、その結果、特定のしきい値電流を超えるとインダクタンスが大幅に減少します。さらに、CMC は通常、ESD 電流密度に対して望ましくないスナップバック特性を備えています。この高度に非線形な動作により、電流密度に応じて、コンポーネントレベルの ESD 保護がスナップバックに何度も強制的に入ったり、スナップバックから外れたりする可能性があります。これにより、不均一なターンオンが発生し (図 2)、コンポーネントレベルの ESD 保護が早期に故障する可能性があります [10]。

図 2: ダブルトリガパルスを受けた SCR の電流密度と格子温度により、CMC が存在します。 2 番目のパルスによりデバイス内でフィラメント伝導が発生し、ISO 仕様の目標を満たせないことがわかります [10]

自動車環境は電子システムにとって非常に厳しいものです。考えられるすべての状況において信頼性の高い動作を保証するために、厳格な EMC 耐性要件が適用されます。 ESD の観点から見ると、EMC 耐性要件は ESD 要件と矛盾することがあるため、ESD-IP の共同設計は非常に困難になります。

前述したように、ISO 7637 は、自動車環境で発生する可能性のあるさまざまな過渡電気障害に対する自動車システムの特性を評価するために使用されます。これらは、誘導負荷 (モーターなど) またはバッテリーの切り替え/切断が行われるさまざまなシナリオによって発生します。最も一般的なテストパルスは 1、2a/2b、3a/3b、4、および 5a/b で、極性、振幅、パルス幅、立ち上がり時間の点で異なります。これらのテストパルスはすべて異なりますが、コンポーネントレベルの定格 (HBM、CDM) ESD セルが耐えられるエネルギー量よりもはるかに優れたエネルギー量を特徴としています [11]。

ただし、システムレベルの ESD 耐性を満たすように設計されたコンポーネントレベルの ESD セルは、はるかに高いエネルギーレベルに耐えることができます。したがって、コンポーネントレベルの ESD セルに二重の役割を実行させる、つまり、電気的外乱に対する ESD と EMC の両方の耐性を保証することが標準的な手法になりつつあります。したがって、外部に接続するピンの ISO 7637 に対する堅牢性を報告するコンポーネントデータシートが増えています。

ESD 耐性と電気的障害に対する耐性の共同設計は簡単ではありません。テストパルス 1、2、および 5 の DC のような継続時間に耐える能力に加えて、それらに関連する遅い立ち上がり時間には、レベルでトリガーされる ESD 保護が必要です。これは、ESD 要件と EMC 要件の両方をサポートする適切なブレークダウンを備えた接合が利用可能であることを意味します。

自動車システムは、電気的妨害に対する耐性に加えて、IEC62132-4 に従って、RF 妨害に対する防御も堅牢である必要があります。ダイレクトパワーインジェクション (DPI) 法は、150KHz ～ 1GHz の IC の電磁耐性を測定するために使用されます。 ESD 耐性と DPI の相互作用は単純ではありません。ESD と DPI は両方とも、振幅は異なりますが、電圧エッジが速く立ち上がるためです。

[11] では、LIN ピンが ESD 耐性には合格したが、DPI テストには不合格となったケースが報告されました。 DPI テスト中に RC トリガー ESD セルによって基板に注入された (その後、LIN ピンに結合された) ノイズがテスト失敗の原因であることが判明しました。この問題に対処するには、新しいレベルトリガー ESD セルを考案する必要がありました。同様に、[12] では、堅牢な RC トリガー ESD セルが、主に低周波数で DPI テストに合格しませんでした。 ESD耐性を高める効果的なレベルトリガーESDセルを設計することができなかったため、この問題に対処するにはRCトリガー回路の再設計が必要でした。

上記の例から、DPI 要件を満たすにはレベルトリガー ESD セルが必要であるように思われます。ただし、RC トリガー ESD セルが非常に望ましい状況もあります。そのようなシナリオの 1 つは、誘導フライバック保護が必要な場合です。これは通常、外部ケーブルやチョークなどの誘導負荷を駆動する出力ピンの場合に当てはまります。電源がオフになると、インダクタに蓄えられたエネルギーを ESD セルを通じて放出するのが便利です (つまり、追加の誘導フライバック保護は必要ありません)。これは通常、電圧を安全なレベルに保つために、MOS 伝導モードで ESD セルを RC トリガーすることによって行われます。上の例からわかるように、機能要件は、ESD セルの反対の設計要件につながる可能性があります。

ESD と EMC 耐性の両方をシステム/ボードからコンポーネントレベルに徐々に移行する傾向により、コンポーネントの ESD 設計者にとって前例のない課題が生じています。ここでは、EMC-ESD 耐性の共同設計の意味について、いくつかのケーススタディとともにレビューしました。この記事のパート 2 では、ESD 設計と EMC 耐性要件の間のトレードオフについて検討します。

自動車開発ジャンルカ・ボセリテスト

ジャンルカ・ボセリ博士は、2001 年からテキサス州ダラスのテキサス・インスツルメンツ社に勤務しており、現在は企業 ESD チームのマネージャーを務めています。 Boselli は、ESD とラッチアップに関する多数の論文を執筆し、発表しました。また、2018 年から 2019 年には会長を務め、現在は協会の理事会のメンバーとして、EOS/ESD 協会の複数の指導的地位を務めてきました。

あなたのメールアドレスが公開されることはありません。

名前*

Eメール*

Webサイト

次回コメントするときのために、このブラウザに名前、メールアドレス、ウェブサイトを保存してください。

ブログ